微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ASIC验证求助:后仿真时关于负延迟的问题

ASIC验证求助:后仿真时关于负延迟的问题

时间:10-02 整理:3721RD 点击:
求助各位达人:
1、什么是负延迟?
2、出现负延迟的原因是什么?在什么情况下会出现
3、SDF中的建立或保持时间 为负,不满足常规意义上的setup,hold时间,那真正的逻辑怎么保证采样的数据时正确的?
4、当出现负延迟的时候,仿真器,如VCS,是怎么处理的?
万分感谢!

坐等 陈总过来详细回答你问题~

去“后端基本概念讨论专用贴”问

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top