微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助routedesign 后有ff悬空

求助routedesign 后有ff悬空

时间:10-02 整理:3721RD 点击:
小弟求助:
routedesign后verify设计的geography 和connection没有报violation,但是在lvs的时候报错,发现有一个ff的D悬空了(本来应该拉高),在rtl文件它是直接赋值为1,netlist没有发现是用assign的。
现在的解决办法是直接加tiehi的cell,然后找位置放上去,用net连接再ecoroute。(这个方法耗体力啊!)
求教可否直接改netlist或.v文件避免这类问题。(一个这样的问题还好,那要是多了,这样改法岂不是悲剧)

eco place
eco route
应该很容易

陈小编可否说的再详细一点,还不知道完全避免这问题的方法;本人新手开始做后端不久,小弟谢过了。

呵呵,后端真奇怪,居然这样

处理tie cell的方法是,
先定义global net
在detail route之前insert tie cell
各个tool的命令不同


小编你好,上图是我用的一个库的PDF手册中提到的一个TIE0 cell。我在做dc和做edi的过程中,有一个疑问。
在dc综合完成之后我可以看到在网表里面已经有这个TIE0或者TIE1的例化单元,用于连接我网表中的某些固定单元。
因此我在encounter的流程中,在place完成后,也可以看到这个tie单元,我并没有按照你说的做这样的insert tie单元的流程。
我想问问,是不是某些库的tie单元使用情况不同?像我的这个情况,tie cell在dc应该就是已经插入了?

与库无关,是你自己的DC script加的,加了就直接place/route好了

好的,正在研究中,谢谢陈小编的指点

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top