微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问clock层的问题

请问clock层的问题

时间:10-02 整理:3721RD 点击:
在后端每日一题中:

· 34) If metal6 and metal7 are used for the power in 7 metal layer process design then which metals you will use for clock ?

a. Metal1 and metal2
b. Metal3 and metal4
c. Metal4 and metal5
d. Metal6 and metal7

为什么答案是C呢,大侠求赐教啊

1,,2,3,4层基本用于signal net的routing,cell密度比较大的时候容易造成congestion。Clock net比较sensitive,有时候需要双倍走线,或者shielding之类的操作,因此需要较大的routing space。clock net几乎处于100%翻转状态。 然而用于6,7层,已经用于power net。注意,power net是一个巨大的grid,几乎不可能用来进行routing。因此,4和5是best choice

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top