微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于DC带PAD综合

关于DC带PAD综合

时间:10-02 整理:3721RD 点击:

我在之前的顶层上加了PAD后综合,DC老是报出“current design is not defined”,不用带pad的顶层综合就很顺利,一用带pad的顶层就报出这个错误,io的pad文件也加了,也没有路径上的错误,但就是不行,请问这会是什么原因?

一般带PAD和不带PAD时的顶层名字是不一样的,current_design设对了吗?

设了,current_design $top_design 不用pad设的是 des_top,带pad的是des_top_pad。

把search_path和link_library贴出来

set rtl_path/home/yangm/des/rtl
set lib_path/home/tools/synopsys/syn2009.06/libraries/syn
set db_path/library/umc18/GENERIC_CORE/FrontEnd/synopsys
set pad_path/library/umc18/T33_GENERIC_IO/FrontEnd/synopsys

set search_path [list . $db_path $lib_path $pad_path $rtl_path]
set target_library [list fsa0a_c_generic_core_ss1p62v125c.db fsa0a_c_t33_generic_io_ss1p62v125c.db ]
set link_library [list {*} fsa0a_c_generic_core_ss1p62v125c.db fsa0a_c_t33_generic_io_ss1p62v125c.dbdw_foundation.sldb]

猜不到了,在那个error之前多设一次current design吧

我试试

这种错误多半就是写的脚步里面没有设置对当前current design的问题,仔细检查一下自己的脚步,不是什么大的麻烦。

RE: 关于DC带PAD综合【已解决】


这个问题解决了,我把门控时钟放在了读入代码和设置current_design之间,移走后就通过了。但不知道这个方法是不是真的正确,因为我不用带pad的顶层时,不移走门控时钟它也能跑。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top