SSO仿真求助

不知道哪位大大仿真过SSO，小弟最近进行仿真，对芯片的IO布局进行评估
请问在仿真时IO的负载处，除了考虑封装带来的RLC外，还应该如何建模呢?
特别是如何正确反映8ma、16ma的IO的驱动能力，负载是直接预估RC还是有什么更好的方法?
希望有经验的大大不吝赐教

it should depend pn your rx end loading

如果是T的工艺, 有个I/O guideline讲SSO sim,找些资料了解下,没什么难的, P/G IO和signal I/O的PAD上都要挂上package故居的RLC