微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于calibre的lvs时,不能从版图中提取电容的问题?

关于calibre的lvs时,不能从版图中提取电容的问题?

时间:10-02 整理:3721RD 点击:

大家好,小弟正用calibre进行全芯片的lvs验证,我的芯片中添加了800个由nmos构成的电容,在做lvs时,发现这些电容不能从版图中提取网表,(每个mos管的尺寸是40*10),因此,咨询一下各位牛人,这到底是怎么回事呢,谢谢了。

mos gate 不能算device Cap的,除非calibre runset里面定义,
只是个mos器件,

不好意思,刚才仔细看了下,是我们的电容画的不对,问题解决了,呵呵。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top