芯片利用率

这个问题问的面很广呀
用的routing layers有几层
是否double via
还有你的Macro的摆放
约束的好坏
以及代码的质量
其它还有好多方面考虑，不单单是一个工具的问题

那对于具体的一个项目来说，routing layers、double via、代码的质量都是确定的，那是说只有靠Macro的摆放和约束的好坏来提升利用率了?

Floorplan的质量，CTS的质量，都会有影响
具体问题具体分析吧，不能绝对化，说一定是怎样

关于这个floorplan的质量，有没有什么资料，或者经验总结什么的?对于这块不是很了解。

搜陈小编的每日一问中找点灵感吧

嗯，谢谢！

这个要考虑的比较多，总之，多布几次会比较好~