请教DRC中有关density的问题

1.metal density比规定的上限值大了2-3%。这部分metal不走信号线，主要是走power线。请问这个问题需不需要非修不可。虽说这个影响的是yield,但会不会有一些潜在问题?
2.还有一类问题是两个区域之间的density之差不满足要求，这个会有什么影响?是不是非得修?
谢谢

1，局部大点也没有什么的
2，没有见过这种density rule

工艺是tsmc 65G。
在相邻250x250的区域内，密度差不能超过40。看了一下，主要是因为corner和io pad也算了进去，造成其中一块的密度偏低。这个有什么关系吗?

density属于DFM的问题，在 小节点（ < 90nm ）和mass production的时候尤其重要，
一般来说赶MPW tapeout，如果density violation，来不及就算了，
量产版最好改掉， 如果说密度过大，就是要打slot，留点空隙，
如果是密度过小，就是要加dummy
但是corner 处的tsmc的是不需要完全加dummy的，corner只有一部分需要加，最外面的
角上是不需要加的， 选 dm_on_cornerfalse吧， tsmc dummy runset里面有控制的

多谢小编。
我们现在是赶MPW.但时间上还很充裕。所以是不是还是尽量修掉?不修的话是不是多多少少会影响到一点yield的问题?会影响到performance吗?
另外像这种不同区域间的density差的问题。重要不重要?

在我做过的TSMC工艺中，高Density不高于require的1%，比如要求80%， 80.8%一下是可以Waive的。
相邻区域Density DRC violation 从来都没有waive过。
40 nm,供参考,呵呵

请问相邻区域的DRC violation该怎么fix?
因为现在corner里面空的很厉害，还有pad里面。所以按250x250的区域算的话，就差得很厉害。

mpw 才几片啊， 不就50片么，哪里有啥yield的问题