关于 布线问题

在encounter做完时钟树后，power ring 和pad之间只有几根电源线，从trial route 变成nano route之后，多了很多金属线，几乎充满了power ring和pad（两者距离有70um） 之间，全是core 里面出来后又绕回去，貌似里面没布线空间了，这个现象是正常的吗?。还是我哪里设置错了，trial route后看起来都是正常的。另外时序能满足的，芯片利用率70%。用的是HHNEC 0.35工艺，4层Metal的。

trial route只是参考的，实际要看nanoroute
利用率你还是看core的比较好，直到stdcell的congestion情况
另外，4层metal，本来H方向就少一层线，如果绕线紧张的话，而你有没有rbk，它肯定哪有空就去哪……

没错，以nanoroute为准吧
4层metal 利用率高不了的

rbk 是什么 。?

rbk就是routing blockage，呵呵

哦，谢谢，就出现了图中这情况，周围的是PAD，里面的是core ring，看有些线都跑到IO CELL上面去了，这样到时候加IO CELL的时候有影响吗?

我再在中间设置下blockage试试

IO的先完成，加filler之类的
再做这些，如果跨上就说明工具认为没问题
但是，由于IO区域存在大电流，所以内部的线不要跨上为好
建议你IO和core区域加rbk，让他们老老实实的呆在core内，减少芯片的不稳定因素

Thanks

一般来说 io 都有很多route blockage的， 是不允许有wire在io 上穿过的，
一定是OBS 这种没做好