微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 带sram核 如何后仿真?

带sram核 如何后仿真?

时间:10-02 整理:3721RD 点击:
带了一个sram核,它的。V文件达不到我需要的时钟频率,该怎么做后仿真呢?

反标SDF/SPEF可以改变延迟

这个我反标了的,用的SDF文件。
但是sram 的 .V 文件时钟周期最短只能给到3ns,而我是用的它的gds文件,速度要达到1.6ns,这个。V文件不能仿真啊。

上一篇:关于后端流程疑问
下一篇:eps using SMIC

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top