微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 模拟版图的LVS的问题

模拟版图的LVS的问题

时间:10-02 整理:3721RD 点击:
我在画版图后,做LVS的时候,器件连线都匹配了,但是有下图的错误,希望有牛人解释下,谢谢了

有SOFT CONNECT,检查一下psub(或Nwell)是否有悬空的的tap tie

软连接,可以检查一下是不是不同的sub 连在一起了

可能是软连接的问题!

是soft connect 么,看上去像

SOFT CONNECT问题

建议用CALIBRE做,报的错可能更直观些

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top