微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > clock group

clock group

时间:10-02 整理:3721RD 点击:
假设有1000个reg都属于clk这个时钟,人工的选择了10 个 reg,这几个reg有 分布在不同的层次路径,
怎么样吧这10个reg做个分组,时钟树生成之后只要赵到这个分支的根,就可以加入适量的clkbuffer单元,
产生需要的clock skew.有人做过吗?还请指教。

其他全部设置exlude pin,并且设置变量不fix DRC

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top