微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > lvs flat ,layout flat run lvs 有什么区别。

lvs flat ,layout flat run lvs 有什么区别。

时间:10-02 整理:3721RD 点击:
有个项目 遇到的情况。lvs flat不过
layout flat能过
lvs hcell 能过
lvs 不hcell 不过
一直认为 lvs flat run 的时候 就相当于把layout 打散了跑。
而且 lvs hier 跑 也是 已底层cell 跑的,为什么加hcell 能pass,不加就不过呢。
版图里没有重名现象,且在一个库里。cell命名 没有 违例。 cell 没有大小写 相同的情况。
请问 还有什么原因 会引起这种问题呢,如果解决。

找到问题了,calibre 版本问题也会引起这种莫名其妙的错误,用更高版本的跑就没问题了。

什么问题都能出现

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top