单独lvs和pex中的lvs结果不一致

大家好！
我对单个电阻做lvs和pex，单独lvs能够通过，
pex提示有lvs错误，错误为property errors，电阻值不一致，layout中的电阻为1761.28Ω，source中的电阻值为1597.75Ω，误差为10.2%
layout和schematic中显示的值都是1761.28Ω。
求大神解释一下为什么?
另：当手动更改schematic中的电阻值，而layout中的电阻值不更改，此时单独做lvs，提示错误，lvs中错误提示layout的电阻值为1597.75Ω。即：通过的时候，都默认layout和schematic中的电阻为1597.75Ω。

建议你确认下面三个问题：
1、lvs和pex两份 command file对电阻的认法是一样的
2、两份文件的option设定一致
3、网表和gds用的是同一份

非常感谢，根据您的提示，确认了2,3的是相同的，第一项有点不同，
lvs中注释了
// #define rc_deck//uncomment this line when this deck would be used as a rc command file
pex中没有最前面的两斜线。
当lvs中去掉前面两斜线也会出现同样错误。

该原理图是tsmc13的，但是在tsmc18中也和tsmc13中的lvs、pex文件一样，也没有提示错误。

self up

LVS查电阻能不能设置成检查W和L
理论上也应该是检查 W和L，而不是仅仅查阻值
应为阻值相同但是可以用各种 W、L来实现

可以只要在上面直接添加就好了！例如：【PROPERTY r,w,l】需要就把r加进去 不需要就去掉 一系列相关的都要去掉！