微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 版图设计中LVS问题

版图设计中LVS问题

时间:10-02 整理:3721RD 点击:
在检查中,电路图没有显示地线接错,在版图中所有的nmos管的衬底和连接在地的那一段全部报错了,全图只有vin和gnd线,求解释,求大神帮

报告弄出来看看

就是地线做LVS时,版图上报错了,但电路上没报错,版图上查了地线也都连了,就是不知道错在哪儿

发个截图看看啊 你这么说不好分析啊

发个结果看看,看文字不太明白

已解决,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top