微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 版图LVS的时候,DUMY的几个引脚报错该如何处理,忽略吗?

版图LVS的时候,DUMY的几个引脚报错该如何处理,忽略吗?

时间:10-02 整理:3721RD 点击:

RT
版图LVS的时候,DUMY的几个引脚MISS报错该如何处理,忽略吗,还是有什么方法告诉LVS这个是DUMY
去掉DUMY已经通过了
诚求教~

可以说的具体点儿吗?在保证正确的情况下,我一般在lvs文件里使用filter去掉这些dumy器件的。

非常感谢
就是我包含DUMY进行LVS的时候,DUMY那些悬空的LVS会报错,我只能复制一份把DUMY删除以后,就通过了。现在版图不算大,我在想以后版图比较大的话这种方法就不太管用了。

我的做法是把DUMMY MOS手動添加到NETlist裡面。然後让DE改电路。

THX~
= =.好吧,看来我要自己改图了

两种方法:一种就是改电路图,增加Dumy;二,在做LVS时Filter Dumy

请教下,在LVS的时候Filter 掉Dummy,都怎么做的呢?

THX·
同楼上问~

一般情况下 ,那LAYOUT中添加DUMMY最好在电路中也加上!

在command中会有一些开关语句打开就可以了!



在LVS CommandFile中找到LVS FILTER UNUSED OPTION,加上AG;如果是用gui的方法的,在LVS Options中勾选AG就OK了。

在LVS CommandFile中找到LVS FILTER UNUSED OPTION,加上AG;如果是用gui的方法的,在LVS Options中勾选AG就OK了。

收获颇丰 ~非常感谢

不客气,大家共同学习。

有用,感谢!

在calibre软件run LVS时在setup选项下会存在LVS options选项,软后勾选,再然后左侧就会出现LVS options点击进入之后会存在gates选项,然后在最底下就会存在fiter选项,可以选择的很多,你可以随你电路进行选择

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top