微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > cadence virtuoso layout 问题

cadence virtuoso layout 问题

时间:10-02 整理:3721RD 点击:
在将原理图转为layout 时,有如下显示:
*WARNING* (BND-2005): Layout instances and terminals do not match the source.
Use 'XL Status' in the Navigator or run 'Connectivity - Check - Against Source' for more details.
If the bindings are correct, run the 'Update from Source' commands,
otherwise run 'Connectivity - Update - Binding'.
但是我查手册,和 Virtuoso layout XL 找不到这些功能。
请教,这些功能在哪里?非常感谢。

这个已经说得很清楚了啊

将原理图传化为layout?layout不是只能手动完成吗

直接用Layout XL啊

你OUT了,现在早就可以将schematic视图的器件通过PDK库直接调用映射到layout视图中只不过连接线和保护环还有其他的design rule等问题需要engineer手动去完成,但在连线过程中Layout xL也会有提示连接到那些器件

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top