模拟版图工程师的职业前景大讨论！各位速进
不要拦我，我也要去一线城市
七年有25W?
我拿到的是这些 我不知道其他同行同期都是什么样的待遇
看来很多同仁关注的点还是在工资待遇这方面 我不知道大家对职业规划是怎么看待的
真心觉得如果有选着，果断不做LAYOUT！
敢问兄弟，在哪个一线城市呢?我也工作7年了，我年薪都没到你这个数，哎！我也是一线城市啊！苦逼苦逼
深圳
现在做电路的日子也不好过。
就是cool bit
我老大是sch 的，聊天的时候说他一个本科同学在华为做layout，薪水比他还高；当然这是绝对大牛级别的做了十几年了；
情况基本和你类似，感觉技术上是还有很多要学的！但是知识永远用都学不完。做点layout的管理；其实都是辅助设计的；项目做多了，没啥成就感。有点麻木
可以考虑换了城管才是最好的归属
你还别说 我还真认识一个同行回老家做城管了 不过人家是有编制的 好听点儿叫公务员吧 ，你说的是有编制的还是没编制的?
华为的layout不是都外包的吗 你说的是海思吗
海思有自己的layout工程师，忙不过来的活会交给外包公司的做
海思、展讯里边的layout工程师年薪都很高，因为一个人干两个人的活，薪水比其他公司高很正常，认识一个展讯的layout，周六都要去加班干活的
展讯和海思确实加班是常态 因为项目比较多
认识一个华为的离职的工程师，他在华为干了三年，实在无法忍受华为的工作节奏了，终于离职了，本来离职后正常应该去下一家公司上班的，但是他在家一个月时间内每天的内容就是睡大觉，用他的话说就是自己给自己补觉，因为在华为工作时拼命加班，每天睡眠时间严重不足，完全是拿健康去换钱，能在华为减持三年以上的工程师绝对是有超强的意志的，很多人减持不了半年或者一年就走人了
这么多
我觉得要看组织和自己的定位
我们公司的版图人员也有很多人碰到小编说的这种情况，如果把自己定位就是个画版图的，那确实只要画好版图就行了，这个so easy，2-3年经验足矣。
如果定位稍微高一点，把自己看作项目开发流程中的一环，自己拓展一下业务范围，主要职责是更好的保障项目交付，那还是大有可为滴，比如说，你们做版图可能不负责后仿，电路设计师后仿完了告诉你哪哪匹配不好，哪哪寄生太大，这要改改那要改改，反复交流沟通，效率很低的，这是你就可以要求有些后仿你来做，直接看到哪里不好改哪里；再比如说，有些floorplan 可能是电路设计人员给的，如果你对整个电路架构熟悉，floorplan完全可以你来做啊；再比如回片测试有ESD问题，有能力你就可以分析是哪出问题了，给出解决方案；再比如，我们交付一套模拟IP 给别人用，如何集成，如何使用，怎样保证交付件没有问题，都可以给出一个规范来
如果要做，太多了，我们现在做的一件事，就是要梳理一些开发流程，哪些是跟版图相关但不是我们负责的，拿过来做，做的多了，能力上来了，价值也就体现出来，我个人觉得还是很有前景的
PS, 本人是海思的，做版图也挺长时间了，在工作4-5年的时候给自己定了目标，再不要通宵加班了。很简单吧，不过投片之前忙的时候也偶尔有到晚上十一二点的，平时也尽量不加班。怎么做到呢，平时多学习，多积累，学学数字后端的，将重复工作自动化，都用脚本来做；一开始也是很痛苦的，什么都要学，做起来很慢，我自己也是放弃了很多，比如做项目的绩效，这样几年下来娱乐积累之后，也逐渐与同期的人在项目上持平了，但是自我感觉做的就比较轻松，如果向其他人那样发展的话，做版图7、8年比2、3年的可能只是手快些罢了，但是痕累很累。
敢问小编是做模拟还是数字后端，做模拟可以做这么长时间吗?感觉模拟是吃青春饭的，老了也没这个精力做了。小编可以在海思做这么久，也是不一般的人了！
很钦佩你的职业精神，能够一直在学习一直在进步，如果一直有进取心一直有目标，那就一直做下去呗，加油
我之前有个同事快四十岁了也在做模拟layout，也是一线工程师，但是他的情况比较特殊，之前下海去做别的行业做了几年，然后又回来的，这种情况还是比较少见的
我是做模拟版图的。我接触的老外，做二十几年的都有，都是经验非常丰富的。
国内的话如果只是画画版图，一般的认识确实只是吃青春饭。
我们现在做的很重要的事情就是扩大版图人员的工作范围，提升存在感，提升我们在整个开发流程中的地位
以前在哪本书看到，欧美等国家模拟IC前端designer设计好电路后自己去画版图，也就是电路和版图是同一个人去完成，国外很少有专职的版图工程师，不知是否属实?
我们公司经常雇佣一个版图工程师，他原来是做RF，后来转行画版图。
时薪在100欧元左右（税前，他自己开了一个个人公司，专门接版图的外包。）
他画版图不仅很快，有时候还会反过来虐经验不多的电路工程师。指出设计中的不足。
例如缺少dummy，输入管面积太小，噪声或者mismat比较大等等。
模拟版图如果要手画，那么的确是很累。
但是随着经验的积累，特别是自己编写合适的脚本，那么效率会大幅度的提高。
毕竟对齐，放via等操作站比例很大。
另外就是Cadence 6里面对版图绘制有了很大很大的加强。
如果你熟悉了一般的功能，那真的就是轻松很多。
特别是constrain driven design。很多模块都可以自动生成了。
我是模拟电路工程师。但有时候都想转行去画版图了。
只要质量好，接外包的活都赚的不少。
看具体的公司，以及部门。
两种情况都有。
但是作为模拟电路工程师，一定是要懂版图的。
另外在Cadence 6里面，通过constrain，可以很方便的生成特定电路的版图。
例如input pair， current mirror等等。
这就使得电路工程师对版图参与度更高。
Virtuoso XL和Laker等EDA软件的一些先进功能确实减少了版图工程师的一些繁琐工作量，大学刚毕业时做版图工作时确实有一些激情，但是做了几年后，越来越兴趣减少了，有些项目芯片面积很大，5、6层金属走线，最累的就是眼睛了，加班画一天版图后视力稍微有所下降，因为画版图时屏幕不断在刷新，很多做模拟版图的工程师都想转模拟IC前端designer，只是很多人由于学历或者技术积淀等原因转前端设计有些难，前端想转版图的似乎不是太多
我接触的老外团队都是有专职的版图人员的，即使电路人员对版图很熟悉，但是也不会自己做，因为版图要考虑的细节太多了，毕竟分工的效率更高
从版图转到schematic designer的确实很少，一般版图工程师都是本科毕业，电路的designer起码都是硕士毕业，倒不是说本科就比硕士差多少，但就拉扎维那本书来说，本科学的确实有限，一般研究生才会全部学完，这就造成版图工程师对电路的理解普遍不够，当然后期工作中如果自己有恒心去学习一下的话还是有转到前端的机会，我有个同学就是本科毕业做版图两年后来转到前端做电路的designer了