vdc,iprobe的版图

各位好，请教一个也许很简单的问题。在版图完成之后，比如我想在版图中的一个运放模块的输入端增加vdc做失调的仿真，怎么实现呢?
这种vdc或者Iprobe是否有可以等效的版图来实现从而能通过LVS，又能实现仿真的效果呢?
还请各位不吝赐教。

想想你能在版图中画个电压源吗?