微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 版图格点问题

版图格点问题

时间:10-02 整理:3721RD 点击:
想请问一下,版图要求格点如果是0.01,现在画的时候使用的是0.005,这有什么影响,如果需要修改,那怎么样修改呢?谢谢!

你说的版图要求是0.01是指的design rule 要求的值吗?如果是design rule要求的话,那就会在drc时候不在格点上的错误,修改的话貌似得一个个改,感觉没啥规律(器件、any shape、path、rectangle)等都可能会不在格点上。如果你设的0.005是design rule的要求值的整数倍,那么在drc的时候也不会有问题,可以不改,但是如果大家都统一用一个格点值的话,那么你的block做好后,别人在调用在拼的时候就会很蛋疼了····不知道解决你的疑问没有?

设太小了,在制版的时候,会增加误差。

这个误差应该很小,我想如果太麻烦是不是可以不管。

一般都是定义0.001(PRECISION=1000,RESOLUTION=1)的最小格点,但LAYOUT里面设置的是0.005来防止Off Grid。Off Grid一般需要手动修改或Waive掉。

RE: 版图格点问题


关键是需要的是0.01,而我画的时候使用的是0.005

DRC验证可能会有错,但一般可以不管的,叫foundry忽略掉这些错误。

格点非常重要, 在画版图之前一定要再三确认! 如果格点有无可能会导致制板厂拒绝做你的MASK。制版机识别不了你不在个点上的图形,尤其是运算层都错误都是成倍的扩大。当然如果犯了错误那边也有办法处理,具体方法我就不知道了。

我觉得你可以重画了,因为这是一个重大失误。

格点0.005的版图先导出一个gds,在把gds以0.01格点导进来应该就可以了。
听说可以!

不用改,这样画图不是很方便么

同问,希望得到一个最好的解答

最好按需要的格点画版图,建议重新画

不要贪图一刻的方便,DRC的时候会报很多不在格点上的错,那得一个个改!不然版图不在格点上的边线误差很大!

我也碰到过这种问题,严格的说来是foundry的问题,rule查不出来,可以采用这种方法stream out的时候把格点设为0.001然后再stream in的时候把格点设为0.01,这样版图就会被强制拉回格点,会有drc错误,而且这种办法有个问题就是在调用这个版图的时候它的图形是正常图形的10倍,你只需要再以0.001的格式导出去,0.001的格式导进来,就正常了
我是这么处理的,目前还没发现有什么不妥,欢迎大家指出我的不足之处,谢谢

同意楼上的!

从概率角度来说,这样可以有机会少改1/2的DRC错误。建议在初期就注意到这种DRC错,避免不必要的麻烦。

受教了!

需要改,有人说叫制版厂忽略是不可行,因为就算他同意了忽略,这个他们读出来的数据将会跟你做的不一样,,尤其边界处会有可能出现断路,off grid不是说说玩玩,修改也容易,可以写个脚本。

学习学习!


能麻烦您提供一下这个脚本么? 谢谢!

请教一下 1.按照您说的 在stream in的时候, 把格点设为0.01。 如何设置 把格点为0.01呢?2.这样版图就会被强制拉回格点,会有drc错误。 请问会有什么drc错误 这个错误难改么?
先谢谢了

学习了

这个是必须要改的,可以在论坛上搜索skill on grid脚本,很容易的,都有现成的,执行一下就好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top