contact & via大小问题

可能跟精度有关吧

不同制程有不同的考量，不是每個制程都遵循；
CMOS氧化層厚度會取決CONT/VIA 可控制所需的大小;

同样的 process还有不同的code。

提取结论本身就错了。同一process con/via size大部分是不一样的，当然也有一样的。top via与top-1...一般情况下是不一样的，特别对于小尺寸工艺。

可能表述有问题，这样讲好了，比如所有mos上的contact size一般都取min，而且是同样大小，这样做成同样大小目的是?

我记得这个应该是使用钨塞工艺有关，确保垫积时间一致?
直接使用铝回流做的就没有这个限制

好像一般有两三种尺寸的via，但是只用到最小的

有些process會考量蝕刻問題,開太大 容易造成contact 或via spiking

这个主要是和VIA/CONT 填充有关, size偏大的CONT/VIA 填充的时候中间就容易填不满

恩，我也认为是填充更好控制。避免产生void