微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 急求lvs错误解决

急求lvs错误解决

时间:10-02 整理:3721RD 点击:



vdd为内部电源,layout没有连接错误,什么电路和layout不对应呢?

是不是衬底电位,没有接到内部的VDD?

标题
以前遇到过这种情况,用flat模式跑就能过,怀疑是端口text标签有问题,具体没分析出来

电路上的节点悬空。

要是热阱的话,就不要取vdd这个名了。

1,确认网表中有没有vdd;
2,确认Layout上有没有vdd的label

这不就是TAP没接电位吗

这个问题我解决了,主要是有pmos的bulk电位接的不是电源,但是版图上接上去了,造成lvs报错。
谁有办法能快速找到接非电源pmos管bulk的方法?

PM13这颗DEVICE的source端与POWER open

pmos 的 bulk 是 NWell 通常不是接 電源 會 另外 畫
不會和其他 畫在一起

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top