微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 弱弱的问一句:TSMC 的VIAEXCL layer 是什么?

弱弱的问一句:TSMC 的VIAEXCL layer 是什么?

时间:10-02 整理:3721RD 点击:
求教: 如题,TSMC 的VIAEXCLlayer 是什么?

没用过TSMC的工艺,你可以查F提供的文档啊,应该有介绍的。

如果我没记错,这种layer是不让via跑DFM

dummy via blockage , 在40nm 下才有,
以前65nm的时候是DMEXCLU,即dummy metal exclusion area ,
40nm以下,连dummy via也要加了,因此需要一些dummy via exclusion layer,

4楼正解。

对LVS有影响吗?

我用的tsmc18rf, 是不是就不需要加这个layer?

一般來說dummy都是工具撒出来的,在你不想撒dummy的地方盖DMEXCLU或Dummy via,dummy via 是可以造成短路的,但是不同于一般的VIA,会有包金属,Dummy Via只是孔,没有金属,不过一般在相邻两层金属之间才会撒出来dummy via。一般不手动补Dummy via,就不太可可能影响LVS,除非在不同底层分别撒dummy,然后你又在底层Block上面走线。

ignore吧,。18um肯定不加dummy via的,不用画

说的很详细,谢谢你~



谢谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top