微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > LVS RECOGNIZE GATE的疑问

LVS RECOGNIZE GATE的疑问

时间:10-02 整理:3721RD 点击:
想问一下有哪位大神知道,做用calibre做LVS时,有一个LVS RECOGNIZE GATE的选项,里面有三个选项分别是ALL,SIMPLE,NONE,我用最后一个选项NONE做LVS时结果全部正确,没有错误,但用第一个选项ALL是确有很多错误,有没有哪位大神知道原因啊?求解?

这应该跟原理图nor,nand等引脚I1,I2互换的原因。
如果客户允许没问题。但有些客户需要pin脚一致。
即,I1=I1,I2=I2.
不能:I1=I2,I2=I1.

ALL=识别更复杂门。
SIMPLE=识别简单门。
NONE=晶体管级(flat)

仔细看下,应该是把dummuy之类的都提取了。

我的理解是:这个选项控制是否要在晶体管级做逻辑门的验证。
一个功能是相同功能得到PIN识别的时候能否互换,比如AND门的A\B2个输入PIN是不是可以交换,选ALL的话,A、B就一一对应了,如果版图和spice里面不对的话应该就会报错吧。
还有一个功能就是是否可以做不同类型晶体管复杂结构的门识别,比如MOS的复联之类的。
这个在calibre的说明文件里面有写,可以自己去看看。

NONE 并不是把dummy报告出来。而是下面的显像。
你把option关掉。可以把dummy不报告出来。
lvs filter unused mos yes

学习了!

NONE 是NAND, NOR的两个输入不能互换,
ALL 是可以互换的,小编是不是说反了,
NONE 能过lvs 的话,ALL 肯定也能过,反过来就不对了

应该是这样的

学习了 ,,,,,,,

八楼说的对,小编说反了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top