求教pmos电容可否放在psub里，nmos电容可否放在nsub中
求教啊，谁指点一下啊。
[i=s] 本帖最后由 cxl666 于 2011-9-17 22:23 编辑 [/i]
不能，涉及离子注入问题。这样说吧，首先你要搞清楚mos工艺制造过程以及mos电容的原理，pmos的p+首先肯定是在NW中注入，那么请问你说的psub又如何在NW中制造呢，你所说的顶多是在nw外围生成psub，那样你描述的问题又失去了意义；反之，nmos同理。mos电容恰恰是利用注入的离子和栅上的电压构成可以电容，当然是在一定范围内和正确的接法，超出这个范围他就不是电容了。我想你原本的想法应该是pmos所在的NW中不放nsub,nmos所在的PW中不放psub,如果你不拿它做mos是可以的，顶多就是NW无高电位，是个floating nw,除了DRC上的错误，应该是没什么问题的。搞清这个你也就不会这样问了，因为首先你的描述就错误了。另外关于cmos的衬底作用希望你最好要弄清楚他们的来龙去脉，它不是个摆设，是四端器件重要的构成，在mos正常工作当中所起的作用。小小拙见，仅供参考。
涉及到什么离子注入问题啊，我觉得那样就直接形成固定的电容值了啊，容值就不在受栅电压影响啊。求指教
你都都说了是Pmos电容了~那pmos可以做在Psub上吗?nmos同理！
pmos不知道，但nmos是可以做在nsub里的
我觉得可以呀……
PMOS电容、NMOS电容终究还是由MOS构成的吧，怎么能做在同种类型的衬底上呢。
个人拙见，欢迎指点~
mos cap , 當 Vgs > vth 會有電容, 但當 vgs < vth 時 ?
還有 週邊 一些 parastic cap .. 只是會小很多 ..
今天 你要 nmos 在 nsub 用意為何 ?
如只要 和 vth 無關 那使用 pipor mim(需多 mask 把 metal -> metal 間弄薄)
但也有人 直接拿 metal - metal 當cap 但 電容很低 , 因位一般 mimor pip 不耐高壓 30v~40v
个人觉得 这个问题 真的没必要讨论。
谢谢，大家的意见，学习中。
个人建议小编需要补充一些半导体基本知识，可以看一些书籍（比如半导体物理）。
小编的本意应该是想问：poly和P+连接的psub能不能构成电容（psub做下极板，通过P+连接）?poly和N+连接的N阱能不能构成电容（n阱做下极板，通过N+连接）?
正好最近我也在想这个问题。
poly和N阱构成电容当然是可以的，但是poly的电位必须高于N阱（大约大于PMOS的开启电压），这样在poly下方N阱表面会形成电子堆积层作为实际上的下极板，电容的介质层就是栅氧化层。如果poly的电位低于N阱，N阱表面会形成空穴反型层，这样实际的下极板就会变成反型层与N阱形成的耗尽区的下方的N阱，也即电容的介质层变成了栅氧化层+反型层+耗尽区，这样导致单位面积电容会小很多，所以虽然也是个电容结构，但是你不会这样做，因为面积效率变低了。
poly和psub形成的电容同理，如果你在应用的时候poly电位低于psub，那么就可以使用这样的电容，但是psub一般始终是接地的，所以不会有这样的用法。
13楼，正解啊，我正是想问这个。太好了。赞同。
那有没有资料说明这种机构的电容的面积效率和普通做法谁高啊?普通MOS电容容值大概是在怎样的范围类变化的啊?
影响电容CV Curve的只有Poly type(N+ or P+), 以及Sub type (PWell or Nwell)
只是Foundry厂, 比方TSMC自己取了一个名字 : MNOS in Nwell.
其实这是指N+Poly/Nwell, 有异于一般高阶制程PMOS是P+poly/Nwell (依不同制程而异), 所以它们的CV Curve是不同的(有shift), 这个新组件, 一般叫做Varactor.
而通常状况是, 制程即使做的到这些, 先不管有无LVS/DRC问题, 没有Foundry厂提供的spice model, 你也很难使用这些特殊的原件.
如果你只是要poly和N+连接的N阱构成电容（n阱做下极板，通过N+连接）,
而这个poly是如同PMOS的P+poly, 其实这个电容和直接拿PMOSFET当电容是差不多的. 并不像上述Varactor有CV Curve Shift的效果(所以可用在特殊偏压的地方).
而P+poly/Nwell电容,有无P+ Source/Drain在accumulation region的电容值是一样的,
差别只在CV Curve另一测(这里gate往负偏压去), 看讯号的高低频会不会造成deep-depletion. 也就是PMOSFET CV Curve一定是V形. 但是, P+poly/Nwell(没有N+Source/Drain)的CV Curve有高低频两条Curve.
所以如果你的gate voltage=0, Nsub voltage=VCC, 这是在depletion/inversion region, 电容值顶多和原来的一样, 甚至可能因为高频造成的deep-depetion而有超低的电容值.
谢谢先！还在学习中
这是个伪命题，当nmos电容放在Nsub中时，形成的电容确实受电压影响很小，但此时的电容就不叫nmos电容了，因为无法形成nmos晶体管，一般叫Nwell电容（NWC），这也是应用比较普遍的一种电容结构。
可以的，只不过阈值电压不同罢了，成了耗尽型的管子了 模拟版图的艺术第一章的 阈值电压那一节有很详细的讲到
你应该看看书啊，耗尽型的管子不是这样做的
nmos放在nsub中?怎么放啊
遇到很多nmos放到nwell中的，type为ncap。poly和well之间形成上下极板，说的过去啊。
的确有种varactor cap是用nmos in nwell实现的。
pmos in pwell没见过。
PMOS不都是做在NWELL里的么,如果说你做在PSUB上,那么他的衬底电位你打算怎么接......
为什么受电压影响很小了呢?
你说的这种NWELL电容随频率变化大吗?
对的,耗尽型与增强型的不同不是背栅的不同，而是栅的不同。
其实NCAP，PCAP，和NMOS cap，PMOS Cap 都可以实现，一般TSMC只是没有提供PCAP模型罢了，其他几个都是标准选项，可以向TSMC要求PCAP模型，他们有，只是没有正式推给用户。
所以，实际工艺中，能否实现的问题，是不需争论的，没有见过的可以学习一下，特性有些什么不同，用在合适的地方，对电路设计和性能是会有帮助的。
很牛逼的解释