各位大神，芯片内部的ESD防护如何从版图上解决啊？

做了这么多年的ic，我还是不确定这个问题是否有正确答案。什么叫内部的esd?是esd hbm，mm测试时进入芯片内部吗?还是cdm时静电路径实际是从内部衬底开始的?对于前者，我觉得好的esd 设计应该把压力都放在esd cell上，避免有进入内部的可能，否则内部也要考虑各种esd因素，对于大规模的芯片就是一场噩梦。不过现实中做的不好的esd应该也不少，我知道的有小尺寸工艺下，gate很容易被打坏不能直接接，电源域接口的地方容易通路电阻过高，需要局部小esd cell。

use diode

LZ慢慢学吧！里面东西多啊！