微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 关于栅源电压与漏源电压对夹断区宽度的影响的问题

关于栅源电压与漏源电压对夹断区宽度的影响的问题

时间:10-02 整理:3721RD 点击:
《模拟电路版图的艺术》一书中第126页提到:“高栅源电压增大漏极电流,加宽夹断区宽度”,是否存在错误?是不是应该是高漏源电压才对?高栅源电压能做到加宽夹断区的宽度吗?

由MOS饱和区电流公式可以看出IDS 与(VGS-Vth)的平方成正比,沟道夹断与Ids有关,电流越大 越容易产生 举例 对于NMOS 漏极电流iD沿沟道产生的电压降使沟道内各点与栅极间的电压不再相等,靠近源极一端的电压最大。

我以前看书对此处做的笔记是将这个宽度理解为纵向耗尽区深度,但是现在回过头看,此刻我自己也不大明白了。

作者说了,“不太明显的是”。我想漏电流和漏源电压有关,电流变大了,电压多少也有一点点变化,因此夹断区宽度也会有变化。

谢谢各位,我明白了,书上的这句话是没有错误的。
以在饱和区的NMOS管为例,当栅源电压不是很高的时候,沟道内与栅极电压相等的那点(假设是G点)接近源端,因此夹断区很宽。随着栅源电压升高,G点往漏端移,夹断区随之变窄;当栅源电压升高到一定程度,漏电流增大到使在沟道内的电阻产生的电压不可忽略的时候,G点反而向源端偏移,夹断区就会变宽。不过后一步夹断区的变化应该是没有前一步夹断区变化明显。

谢谢,你的话很有用

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top