很烦很郁闷的一个LVS问题
LVS报的错花样百出，甚至还有模块内部连线错误，明明我单个模块的LVS都是通过了的，怎么还会有这种错，还有就是数字单元像反相器的N管被识别成P管等等。
这些错误让人真心郁闷啊，一开始怀疑是LVS文件的错，但是跑单个模块也是用的同一个文件，单个模块都能跑过，为什么两子模块放一起跑就会出错了呢?
有没有朋友遇到过这种情况噢，求帮助~
碰到诡异事件，呵呵
9成网表有问题~
貌似遇到过，不过忘记怎么解决的了
遇到过比这还诡异的，可以让别人用别人的账号在别人的机子上跑跑~
嘿嘿，说不定有意外收获
会不会有什么你没显示的层次重叠了?要不就只能查网表了
或者DRC过了么 说不定也能看到点东西
是不是两个子模块的GND短掉了，加个PSUB2再跑跑看
有可能网表有问题
電源有問題 VCC VDD AVCC AVDD GND VSS 等名稱的問題
對外接線有錯
有好幾種可能
使用hcell试试看
仔细看看netlist，有没有什么call by name 和call by order的 问题
在处理这样的问题前，最重要的一点：不要轻易认为工具会出错！可能性有，但基本不可能
可以从以下几个方面考虑：
1.先检查一下是否在调用两个子模块后，不小心画了其它层在上面。
2.检查一下是不是joinedable的问题。
3.仔细检查子模块pin引入连线的连接关系。
4.将两个子模块flat掉，试试
5.将flat掉的layout中的逐个加label（当然，要与schematic对应）做LVS检查，尝试比较LVS报错的区别。以便有助于找出错误。
另外很重要的一条：
清醒一下，再仔细检查。越是着急越忙乱就越容易出错！
尤其对于做LVS适用，有时休息一下换个状态反而很容易完成！
这是因为LVS最最重要的是找错，而不是改错！
暂且先想到这些。想到其他的再补充！
希望对你有所帮助。
lixiaojun707
估计是电路的问题吧，你再好好看看电路GND 和VDD的pin。还有注意是不是软连接的问题。
这个问题很怪异啊
大概问题早就解决到了！
我估计是两个module在不同的library内
在每个library有相同的subcell ,比如nand2和NAND2
单元PIN的order不一样,在instance时出错
不用hcell run试试，如果使用hierarchy run的话，两个cell拼接在一起会出现一些层产生的错误
错误的原因很多,这个东东要自己去分析,如果没有思路可以叫旁边的人一起看一下,或是把你的report贴上来,这样子猜,很难猜出来.