CMOS PA的layout设计

最近在做CMOS PA的layout设计，
工作频率为2.4GHz，最大输出功率超过1W,最大工作电流>600mA，TSMC 0.18um RF CMOS 工艺；
但是后仿结果比较糟糕，尝试很多办法都没有用，感觉是布局的问题,；
RFIC Layout 设计领域的至君新手，望高手指教，有兴趣的可以QQ交流：405060774！

1 后仿时，电路除了看到layout中每个元件的参数，同时也会把寄生的RLC加到信号上面，所以layout需要和电路配合，把一些比较敏感的信号上面不希望看到的寄生RLC通过layout手段消除掉。你所谓的布局不好，不知道在提取寄生参数时，是否会提取衬底的寄生电阻，如果没有，那么后仿结果不好，不是因为布局不好，而是因为布线比较差。因为后仿看不到每个模块的相对位置，它只能看到信号之间的寄生RLC。
2 对于600mA的电流，要考虑metal的电流密度和寄生的电阻，工作频率这么高，寄生电感电容是否需要考虑，我就不知道了
一直在做电源管理IC,希望可以帮到你。
拙见而已，欢迎指正。

到现在只做模拟，没做过RF，感觉RF挺复杂的。

谢谢回复哦！