power MOS driver layout那方式會比較好

power driver layout那方式會比較好
一般是
a. finger
最多人用的
b. finger + snake => 分段 turn -on
3. 井狀 waffer => 這個 有一說會降地 R_out
還有其他方法嗎 ?
以前看書畫過 階梯類
但是 cmos 好像多是用 finger ..不調 process..PWM driver 要如何縮小 ? 因為是 cmos
不是 Bi-cmos 也沒法用 bipolar 來推 ..

用曲栅结构吧，可以避免雪崩击穿。

VGS 又不會打穿 gate oxide 那來 breakdown ?
我是指 40v power mos drive
vgs =40vvds=40v process ..
40v 是 ok 的 .

基本上都是finger的做法吧 尤其是HVCMOS，可以玩的花样比较少了

同意樓上的說法 當使用HVMOS元件的確可以玩的花樣就是只有一種～～