微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 求教:关于禁用部分timing check的问题

求教:关于禁用部分timing check的问题

时间:12-12 整理:3721RD 点击:
--

1. 思路没有问题,后仿中异步路径一般都是这样处理;
2. 细节需要你自己去仔细检查了,看VCS手册和检查编译warning;
3. 加上编译选项+no_notifier,至少不会有X态,异步violation可以脚本过滤。你可以一边跑下去一边检查,后仿一定要利用好时间。

谢谢大神,你的回帖对我有实际性的帮助
真的非常感谢你。
我刚才看了log,之所以仍然对寄存器进行timing检查,
是因为vcs没有找到noTiming.cfg。
我在filelist里面明明加上了noTiming.cfg的路径,
不知道为什么找不到。

不用客气,闻道有先后而已。
况且你对问题描述得非常细致准确,可见态度良好,那么总会有人愿意分享经验的。
找不到文件就不要再问为什么了哈,自己尝试解决吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top