65nm及更新技术，timing如何用离散的几个corner cover所有的PVT

最近一直在思考这个问题 。。。，请版上牛人发表高见
从65nm开始，timing的model已经不是线性变化的了，
但sign off的corner就就那么几个，到底是如何cover所有连续的无限多种的PVT呢？

setup_wc
setup_wcl
hold_wc
hold_tc
hold_bc
hold_wcl
hold_tcl
hold_bcl

这个不一定，看工艺，

从实践角度来说，ccs model + 0度125度的几个corner还是够用的
0度附近用一个库，125度附近用另外一个库，分别signoff一次，就能把非线性变化的问题基本覆盖了

fix setup timing under the worst corner and fix hold timing under all corners.

如果能证明所有的timing问题都是corner的凸函数，那么这几个corner足够cover.
实际上很难证明，所以做timing时候要加uncertainty。

恩，是的。但90nm之前，timing的变化比较predictable吧，简单的算法既能cover最坏的
情况，又能不损失太多performance 。。。猜的

another method is using OCV to cover this effect.