微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 关于set_timing_derate

关于set_timing_derate

时间:12-11 整理:3721RD 点击:
我知道这是在OCV的情况下加的一个系数,但是我不是很明白具体是甚么意义,甚么作用,比如说set_timing_derate -late  1.306 -cell_check;set_timing_derate -early 1.306 -cell_delay -net_delay, 这两个命令具体是怎么回事呢?加与不加有甚么区别呢? 请大牛指教!

给delay多乘一个系数
比较同一条path加与不加的timing report就明白了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top