Re: 90nm以下工艺，是怎么支持锂电池应用的？

drain耐5v就够做集成ldo了啊，gate做好钳位保护就好啊

IO端也这么低吗？
IO这么多种类，总有能用的啊

IO有很多能到5V的

同问，0.13um时代只有3.6V的IO device
虽然VDDIO最高3.6V，但是电源能支持5.5V，还能power-down
不知道怎么做的

你这种要求就应该用.13以上工艺，否则不可避免要集成/外挂DC/DC或LDO。

看你能接受的待机电流是多少了？一般你说的情况nmos没有问题，pmos的关断可以通过电流源来关。不用专门产生电压轨。level shift没有很高的速度要求也是可以的。电流做最简单

不是dcdc，是片内ldo。电容型dcdc的栅压问题是逃不掉的。
我想了下，偏置用LDMOS做，EA的上排电流镜和调整管都用LDMOS应该是可以的。
另外想了下，可能双比较器那种迟滞控制的DCDC方案也可以，但是可能划不来。