微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > IC从业者的未来

IC从业者的未来

时间:12-12 整理:3721RD 点击:
    最近听了个讲座,说2020年左右半导体摩尔定律可能提前终结。工艺极限是3.8nm,不提前也就2030到达。再往后就是TFET等新型结构,将会引起全流程的革命。对了,演讲者还提到,现在都不叫微电子行业,叫纳电子了(nanoelectronic)。
    我想这次革命应该是一次机会,但很可惜对我们国内的码农来说,这次机会几乎不属于我们。我们IC从业者的未来在哪里?我说的未来没有那么高尚,就是我们怎样能拥有自己的事业。
    应用创新是我能看到的唯一出路,幸好我们正赶上了一个创新爆发的时代。各种新事物的出现让芯片的应用创新成为可能。虽然还想不到可能的场景,但根据现有的经验,能够应用的场景一定要满足一个特点:钱多。几百万的投入就不要想芯片了。钱多有两种,市场够大能上量,或者矛盾集中有人愿出钱。
    最近有一篇为12306正名的文章,提到其面对的困难是如何巨大。里面提到如果有17个站,将有136种出票可能等等。考虑到这篇文章的用意,稍微夸大下难度也可以理解。如果考虑用芯片来实现售票(12306用了3亿来改进,拿0.5亿做个芯片足够了),并且只考虑购票这个节点的拥塞,我简单想了一个如下模型:
    假设有如下A开往Z的车票需要出售,包括A/Z有i+1个站点,那么设置如下i个计数器,在每天开票时把所有计数器置上总票数。所有购票请求排序进行判断:区间内的所有计数器均大于0,则抢到票,并把区间内所有计数器都减1;区间内任一计数器等于0,则购票失败:
    A  ->  B  ->  ...  ->  Y ->  Z
      c[0]   c[1]    c[i-1]  c[i]
    这样的应用在通用处理器+软件实现,按照1分钟出售10W张票估算,那么约为1600张ps;用ASIC实现,考虑到所有不重合线路间完全可以并行,保守估计100M张ps应该没问题。
    可能以上构想太简单,让各位看官见笑了。我其实是想表达一个想法:大数据与ASIC,这两个领域有可能引起应用创新。现在看互联网很火,半导体很夕阳,但世界在变化,IC码农们,你们做好准备了吗?未来就在不远的将来。哈哈

这是微电子工艺流程的创新,其实虽然和设计,验证这些工作有关,但是关系不大

大哥,定制是找死,周期太长,出个大Bug就拖3个月,那不就是等死么?
老老实实沦落等着夕阳产业吧

怕什么,总要有人把RTL变成片子。
集成电路出来了,集成度还越来越高,也没见做PCB的被搞死了。

也许发现工艺技术改变,RTL就没必要存在了,直接高级语言

我觉得更新到纳电子,后端更受益。
前提是纳电子跟微电子设计方法学差别不是很大。

这想法挺有意思。我觉得是个方向,可以多考虑考虑能不能实现。
我一直认为所有软件能做的事,硬件都能做,只是难度的问题。
如果能用硬件来做,个人认为,要比软件快非常多。

对于'花了大量时间读书上学的人来说,pcb已经死了,集成度高是对那些机会成本较低,早早踏入社会的,学的技术刚好够用,胆子相对大的人来说是好事,他们可以自己开个小作坊就开始赚钱了,比如pcb

速度是技术问题,但是最终绝对性因素绝对不是技术问题

关于大数据和ASIC,很多公司已经在做了,其中有google。。
  

我不这么认为,现在工艺的量变确实不影响前端,但发生质变时,设计流程很可能大变,比如写代码时候就要考虑热效应……

现在大家基本都是一版成功,周期也在不断缩短,反正我比你乐观

握爪,我觉得本版应该多讨论些新的应用,说不定大家凑一起能做点事情,这才是正能量

对,我只是抛砖引玉,单做这个肯定没有量。我想在专用芯片和通用处理器间找个点,能适用80%大数据领域,就有可能

哈哈,我是建议你尝试一下,没有单子做这个耗时不讨好啊
不过大数据和硬件FPGA结合我觉得是个不错的方向

摩尔定律其实已经失效了,你看intel CPU的极限频率跑到3GHz左右后,
它就转而向多核、低功耗方向发展了。一个很明显的例子就是intel最新
架构haswell和上一代Ivybridge相比,CPU计算性能几乎没有提高,但是intel
着力吆喝的卖点是待机时间翻番,还有就是吹嘘GPU性能提升,但我怀疑这也
不过是通过增加芯片面积来实现而已。

太扯了
上次看到说大数据的现状
几个大公司的想法都差不多
不知道怎么搞,以为别人都会搞,这种情况

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top