ADC的CMFB为啥都用SC的

一般要求共模反馈带宽要大于差模带宽
至少要远大于工作频率
这个。。。带宽小影响还真不是一星半点

谢谢回复，我就是没有想明白为啥共模要远大于差模，
差模需要在周期内稳定，但共模只要差不多就行了吧？

共模不稳的话，你的输出就不对了
反过来会影响你的op输入端节点，那可是在sample-hold时要严格稳定的点

我觉得共模基本稳定就可以了，比如差个几十mv，不像差模，需要稳定到很小的值。
而且共模是一个长期的状态，可以一个一个周期慢慢来

过慢的共模建立会导致瞬时的较大的共模偏差，严重影响输出的线性度。本来可以输出1V的，因为共模偏了挺多，实际输出1V的时候输出管子都进线性区了，增益掉了很多。
这就是为什么在开关电容电路中，要求共模的带宽跟差模的要差不多，或者更快一些。比较幸运的是，在实际电路实现的时候，这个要求是很容易达到的，尤其差分反馈系数比较小的时候。

共模建立虽然慢，但只要建立了就没问题了啊...而且实际应用中高频的共模扰动分量会很明显吗？
差分反馈系数对共模带宽的影响是什么？差分反馈系数小也不会改变对差分带宽的要求...

为什么建立了就没有问题了？
开关的动作会对共模电压产生很大的瞬间干扰，这些都需要settle的
共模反馈系数fc是共模反馈电容和寄生电容的比例，共模反馈电容取多大，就看这个反馈系数fc想做成多少。共模回路其实基本和差摸回路share同样的gm（差别不会很大，看具体电路），唯一不同的是反馈系数f,所以差摸回路的反馈系数fd越小，共模回路的带宽就越容易做大。。。。

如果是外部的干扰，可能这个频率会比较高，需要较高的共模带宽，但实际电路中开关对共模电压的瞬间干扰，我在仿真中没有发现会大到对settle或者说线性度有很大影响的情况，这可能跟电路各自的精度要求和速度有关。
另外，既然共模和差模贿赂share同样的gm，在共模反馈系数明显大于差模反馈系数的情况下，共模的稳定性又怎么保证？

你们讨论的应该主要针对pipeline adc吧？因为没做过情况不清楚
对于sdm来说，不管是dt的还是ct的，用连续时间cmfb的都很多（ctdsm的基本上都是连续时间cmfb）。用开关电容cmfb的常见情况是电流比较小，用连续时间cmfb增益会掉比较多。
不过确实都是需要settle的，但这个一般还是不难做到的，因为相对来说cmfb的增益要求可以低一些

呵呵，不好意思，没你那么熟...看到的电路里共模带宽比差模小甚至小得多，共模反馈多个周期才闭环一次的也见过....受教了，我再回忆回忆。

其实不只是pipeline
开关电路共模反馈用在开关电容电路里比较多，因为本身就是开关电容电路，所以共模反馈天然就有用开关电容的便利，而且确实很容易实现。

那我有个问题请教一下啊，比如dt sdm里面的积分器的放大器，半个时钟周期是积分相，半个时钟周期是对下一级采样电容充电；一般都是选择共模建立在积分相，那么在对下级采样电容充电的半个周期内共模会有一个波动，仿真中也能看到这个波动。当然这个共模->差模转换和共模波动的影响会被本级积分器shaping掉，另外我在测试的时候也没有发现对性能有什么影响。不过如果用连续时间cmfb的话，只要带宽够就不会受这个影响了。这种情况应该怎么分析？多谢

80-90db的 sdmadc 估计都看不到这些现象。
随便做就是了，共模波动会有影响，但应该很小
仿真看不到，是因为需要加入mismatch才能仿真到。
pipelined 也是看要求了，毕竟有共模转差模的抑制
什么要求做什么电路，没什么绝对的。

还有个好处，SC省功耗啊。而且在SC电路里也很容易实现SC CMFB。

不太明白你这句话：一般都是选择共模建立在积分相。
不是一般都两套电容么？在某一个phase时，一套电容在充电，另一套接入到运放电路里。

几十毫伏也很大了吧。个人感觉如果差模对settle要求高的话，最好共模不要拖后腿。不然也是会对差模的settle精度有影响的吧。

但是sc讨厌的是电容大了的话加重输出负载
电容小了，开关上电荷注入非常明显

我觉得我们说的是两个概念。你说的应该是最终实际共模的值与Reference的差值。
我想说的是共模最终稳定下来的值与尚没稳定时候的差值。

我个人做simulation的体会是，如果差模要求settle精度很高的情况，共模最好还是settle好一点比较好。

想讨论慢一点cmfb的效果，是不是用连续cmfb的也可以，或者因为没有电荷注入等问题而更好

你说的主要是pipelined ADC吧，一般输出阻抗要到Gohm的，你用ct cmfb的电阻显然不合适

不一定吧，