请问大牛，用mentor的EDA工具生成的memory bist能用FPGA测试吗

小弟用mentor的EDA工具生成memory bist电路，将ASIC版本转化为FPGA验证的时候，将ASIC的memory也替换成FPGA的memory，用FPGA版本仿真memory bist是正确的，但是在FPGA实测memory bist有时对，有时错是怎么回事？
感谢各位了！

会不会是fpga 实现时，timing 有问题？
FPGA上如果sram的clk上有mux或者其它logic时很可能会有这个问题

明白，但以前从没有在FPGA验证，一直仿真对就投片了。应该BIST用的MARCH类算法，应该在FPGA的memory上实测也对才是啊？

多谢,时序均是过的，FPGA仿真也对，有点纳闷了。

约束是否正确，看BIST结果的接口（比如I2C）timing，有没有IO constrain，或者接口到电脑的线。BIST code里面有没有latch，时钟操作等特殊电路。有没有按硬件reset？FPGA工作稳定吗？
一切皆有可能，但肯定是实现的问题。

不建议用FPGA验证BIST电路，直接跑chip level simulation就好，速度并不慢
看fpga synthesis有没有什么特别的warning，mentor生成的bist coding style比较怪
定位bist出错的memory，看fpga实现具体用的什么ram，虽然想不出来有什么情况会
让bist出错，但fpga memory packing，ecc bits也许会影响结果

感觉FPGA工具的时序检查不能完全信任，尤其是hold
时钟结构的设计上跟ASIC不是一个思路