CMOS PA的设计和测试问题

我现在正在测试一个CMOS PA，结构为3级放大器，但是发现非常容易振荡（就是DC test的时候不稳定），我已经在test PCB上放了好多电容，用于短路，但是看上去效果还是不佳，还有我听说设计bias的时候最好要给每一个PA设计一个bias，这个是怎么回事儿？有谁了解吗？有什么好处？谢谢

各级之间信号通过电源耦合，降低了S12，所以振荡...

各级共用一个电源,形成了电路内部的环路,由于高频信号时寄生电感会形成零点,造成环路增益大于1,我的直观理解,呵呵可以问totowo

三级并没有使用一个电源，每一级都使用单独的电源供电的

但是我发现有的样片就不会震荡，有的会，是不是bonding的影响也很大？

板上也要分开吗？如果电源平面做得好应该阻抗很小，不过也有可能板子尺寸正好落在了谐振频率上，但这个几率很小应该

不是很明白，我这里的是每一级采用单独的pad，使用bongding wire连接到外面供电的，还有一个问题似乎还没有人解答？就是设计bais ckt的的好处是什么？是能谈谈呀？

我觉得只要电路中出现环路，就可能由于寄生电感的影响产生振荡，如果你的电路是从一个电源供电（一般都是这样），通过抽头总会与电路中形成环路，所以应该检查一下你的电路可能形成环路的地方，甚至由于bonding的互感也会引起不稳定的

最好要给每一个PA设计一个bias,是不是可以降低输出信号对bias的互相耦合调制呢?