微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > Re: 帮忙看一个systemverilog的例子

Re: 帮忙看一个systemverilog的例子

时间:12-12 整理:3721RD 点击:
你在用VCS跑跑吧,questasim确实存在有时编译不通过的情况,对SV的支持不太好

systemverilog for verification的作者是Synopsys的

cell是1800-2005的关键字,不能做变量名的。

你的questasim版本是不是低了?
试试新的版本吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top