微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 关于那个systemverilog的合集

关于那个systemverilog的合集

时间:12-11 整理:3721RD 点击:
最后发现问题所在了,一直忘了发上来,这次看到新版主的合集,才想起来。现在发上来,也许对后来者有点参考作用。
之所以内存会溢出,是因为在实例化DesignWare VIP的AHB monitor时,我使用了channel,但是并没有对channel进行get,这样,AHB monitor 在start以后,会不停地往channel里put,但因为没有get,所以消耗的内存不断增大。最后我把那个channel去掉了,因为没啥必要。

Channel是个啥概念啊?我就知道SystemVerilog里面有Semaphore、Mailbox、Event等Interprocess同步通信机制。

channel应该是vmm的概念 具体实现应该是用mailbox实现的

VMM里的概念,VMM建议不用SEMAPHORE,MAILBOX
但意思差不多

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top