有没有比较好的systemverilog的编码规范啊？

如题，各位大侠，有没有人知道有没有比较好的systemverilog的编码规范啊？最近在学systemverilog，看了《systemverilog验证——测试平台编写指南》，对systemverilog有了基本的了解，但是还是理解的不深刻，有没有介绍systemverilog的比较精炼的编码规范啊？觉得看了《systemverilog验证——测试平台编写指南》之后对systemverilog的使用还是理解的不深刻，向各位大侠求助！谢谢！

好，我去看看，最近在学systemverilog，有些迷茫，不知道如何下手啊！