微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 大家有测试过DDR的极限刷新时间吗?

大家有测试过DDR的极限刷新时间吗?

时间:12-12 整理:3721RD 点击:
今天做了个实验,
向DDR2的sdram中写一个数据,等待一段时间再把它读出来,看看在刷新时间间隔拉大的情况下,ddr2会不会丢失数据。
用sp3的fpga自带的core,改了一下刷新时间,发现不论怎么改,
甚至关闭了刷新,结果是都能读到正确数据。
读写的地址都是0地址。
比如对0地址写5a5a6b6b,过10s再读出来,发现值还在。
ddr2的core是读写完后自带precharge。
这个很奇怪啊。
协议规定一个bank 64ms要刷新,不然可能造成数据丢失。
问一下大家知道的ddr的维持数据的极限时间是多少?

时间再加长点试试?
常温下, 好点的ddr memory可以撑到5,6秒, 我说的是整块memory, 就是全写一遍, 等5,6秒后再去读数据仍然无一丢失. 你只对一个地址读写, 撑的时间自然更长.
在高温下, 需要的刷新间隔会大大缩短

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top