微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 求教:传统PFD的dead zone

求教:传统PFD的dead zone

时间:12-12 整理:3721RD 点击:
就是传统的PFD,见附件。
我看拉咋伟那书上说,“dead zone”,是PUP/PDN共同为高的时间太窄,不能有效的打
开charge pump的开关,从而导致了dead zone。因此,增加延迟(复位信号),从
而增加PUP/PDN共同为高的时间,消除“dead zone”.
所以说传统的PFD可以增加延迟来消除dead zone。
这是我的理解。
但是我看到很多文献里面提到,传统PFD就是存在“dead zone”,认为是当相位差小于
reset信号延迟时间而造成的 dead zone.而文章中提出的方法(如:
precharge type,TSPC)等就没有dead zone。
我的问题是:
1 我的拉咋伟书上的理解是否正确dead zone到底是因为有后面的电容引起的,还是由
于相位差小于reset信号延迟时间造成的呢;
2 TSPC, precharge这些到底是如果消除dead zone的?
3 如果在cadence里面用spectre仿真dead zone?
4 PFD的“dead zone”是否应该将charge pump放在一起考虑才有意义,单独说PFD的
dead zone是没有意义的?
非常感谢板上的大牛。

谢谢!
另外有人说(EDAboard)deadzone的另外一个理解是:因为输入信号的脉冲宽度,小
于从输入到输出的延迟,则PFD不能正确响应,不知道这个该如何理解呢?
我的理解是:因为传统的PFD实际上为一个三状态(00,01,11)状态机,初始状态为
00.比如说在0ns时,fref的上升沿来了,需要将状态机从00状态转换到状态01,但是
从00->01可能需要5ns时间来完成(即信号的传播时间);但是在第4ns的时候,
fvco的上升沿来了,按照理想的状态转换,应该是从01状态到11状态。但是实际上此
时电路并未进入01状态(需要5ns才能进入)。因此,导致了电路不能从01状态转换到
11状态。即:FPD电路的输出脉冲差值不能和相位差(4ns-0ns)成正比。
不知道这个理解是否正确?

我认为 razavi 的说法是正确的。
传统PFD reset信号延迟时间决定的是PFD工作的最大频率,不是dead zone.

仿真一下很容易看出来的。
pfd加delay后,pu和pd脉冲的最小宽度都会大于这个delay。这样它们的差就不会再小相差的时候为零,死区就消失了。这当然也可能会有代价
这个和edaboard说的应该差不多。也是razavi同学说的意思。也就是防死区效应的好处。
tspc什么的把死区减小了,可能用不上很多delay,但可能也有另外的风险和代价
具体是和设计相关的,合适的设计就可以了

非常感谢。。。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top