现在PLL的PFD流行什么结构阿
时间：12-11
整理：3721RD
点击：
☆─────────────────────────────────────☆
ned (haha) 于 (Mon Sep 8 16:44:04 2008) 提到:
最常用的，是用precharge的动态d触发器呢？还是用标准单元库的d触发器呢？
两者之间比较有什么优劣之分或是应用场合不同么？
因为看到很多都是使用tspc 的precharge触发器，但是似乎precharge比起标准单元库的d触发器没有什么明显的比较大的优势，为什么我感觉有很多人在用呢？动态的逻辑不是不如静态的稳定吗？噪声方面哪一个比较好？非常困惑，谢谢~~~
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Mon Sep 8 17:59:53 2008) 提到:
I saw in some jsscc paper that tspc one advances in less dead zone. But actually I think tspc and static dff performs the same.
【 在 ned (haha) 的大作中提到: 】
: 最常用的，是用precharge的动态d触发器呢？还是用标准单元库的d触发器呢？
: 两者之间比较有什么优劣之分或是应用场合不同么？
: 因为看到很多都是使用tspc 的precharge触发器，但是似乎precharge比起标准单元库的d触发器没有什么明显的比较大的优势，为什么我感觉有很多人在用呢？动态的逻辑不是不如静态的稳定吗？噪声方面哪一个比较好？非常困惑，谢谢~~~
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Mon Sep 8 18:27:36 2008) 提到:
对于电荷泵结构的PLL，电荷泵对死区的贡献更大一些。对于一般低速的pfd，看不出来动态的比静态的有多大优势
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: I saw in some jsscc paper that tspc one advances in less dead zone. But actually I think tspc and static dff performs the same.
☆─────────────────────────────────────☆
ned (haha) 于 (Mon Sep 8 19:36:42 2008) 提到:
从你的话是不是可以推力认为现在普遍认为tspc的比静态的有优势？
我搜的paper很多讲动态pfd的，而且貌似感觉很多人都使用precharge的结构
结果我也就理所当然地认为动态的好，结果今天被问起来动态的比静态的到底好在哪里，我却真是说不出来，而且想一想的确没有什么理由认为动态的比静态的好在哪里
我就奇怪那为什么precharge会有那么多人用呢？自己搭的管子肯定没有静态的标准单元稳定阿
【 在 chip (笑叹词穷) 的大作中提到: 】
: 对于电荷泵结构的PLL，电荷泵对死区的贡献更大一些。对于一般低速的pfd，看不出来动态的比静态的有多大优势
☆─────────────────────────────────────☆
vikinglan (他日神功一成，当无敌天下！) 于 (Mon Sep 8 20:42:54 2008) 提到:
最近这两周我差不多把所有的PFD paper都看了一遍，还浏览了20来个专利，个人觉得很多conference paper都在灌水哈！
动态PFD与静态PFD相比主要的优点在于：结构简单(低成本)、电路的对称性可以非常好(我仿的一个结构甚至能区分1ps的相差，标准单元里的逻辑门的传输延迟是数据相关的，很难做到高度对称，有专利专门解决了这个问题)，工作速度可以非常高（这似乎只对高速DLL、时钟同步或者那些应用于UWB系统的Fref达几百MHZ的PLL有用，不过多数论文都很诡异地强调这个性能），功耗肯定会低很多吧。
缺点主要是动态电路频率低了不能正常工作吧，浮空的动态节点也很容易受干扰阿。
我为了简化设计，没有用静态的PFD
Razavi教科书上的传统PFD在2*PI相差附近存在missing clk edge或者说inversion gain问题，根据National Semiconduntor的在线研讨会所讲的，这似乎是frequency acquisition过程中cycle slipping的主要原因，严重影响了频率切换速度，这个问题是个研究热点哈！
【 在 ned (haha) 的大作中提到: 】
: 从你的话是不是可以推力认为现在普遍认为tspc的比静态的有优势？
: 我搜的paper很多讲动态pfd的，而且貌似感觉很多人都使用precharge的结构
: 结果我也就理所当然地认为动态的好，结果今天被问起来动态的比静态的到底好在哪里，我却真是说不出来，而且想一想的确没有什么理由认为动态的比静态的好在哪里
: ...................
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Mon Sep 8 22:46:51 2008) 提到:
速度快死区当然就小了，这个速度是说DFF响应输入的速度，而不是工作速度，所以越
快越好，你的1ps仿真结果实际要差很多的
【 在 vikinglan (他日神功一成，当无敌天下！) 的大作中提到: 】
: 最近这两周我差不多把所有的PFD paper都看了一遍，还浏览了20来个专利，个人觉
得很多conference paper都在灌水哈！
: 动态PFD与静态PFD相比主要的优点在于：结构简单(低成本)、电路的对称性可以非常
好(我仿的一个结构甚至能区分1ps的相差，标准单元里的逻辑门的传输延迟是数据相关
的，很难做到高度对称，有专利专门解决了这个问题)，工作速度可以非常高（这似乎
只对高速DLL、时钟同步或者那些应用于UWB系统的Fref达几百MHZ的PLL有用，不过多数
论文都很诡异地强调这个性能），功耗肯定会低很多吧。
: 缺点主要是动态电路频率低了不能正常工作吧，浮空的动态节点也很容易受干扰阿。
: ...................
☆─────────────────────────────────────☆
ned (haha) 于 (Tue Sep 9 07:28:52 2008) 提到:
谢谢，很全面啊：）
【 在 vikinglan (他日神功一成，当无敌天下！) 的大作中提到: 】
: 最近这两周我差不多把所有的PFD paper都看了一遍，还浏览了20来个专利，个人觉得很多conference paper都在灌水哈！
: 动态PFD与静态PFD相比主要的优点在于：结构简单(低成本)、电路的对称性可以非常好(我仿的一个结构甚至能区分1ps的相差，标准单元里的逻辑门的传输延迟是数据相关的，很难做到高度对称，有专利专门解决了这个问题)，工作速度可以非常高（这似乎只对高速DLL、时钟同步或者那些应用于UWB系统的Fref达几百MHZ的PLL有用，不过多数论文都很诡异地强调这个性能），功耗肯定会低很多吧。
: 缺点主要是动态电路频率低了不能正常工作吧，浮空的动态节点也很容易受干扰阿。
: ...................
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Tue Sep 9 08:58:54 2008) 提到:
我认为死区可以分两部分：一是pfd要能鉴别的出来，二是cp要能相应的过来。从一的角度来看，动态的pfd要好一些
【 在 ned (haha) 的大作中提到: 】
: 从你的话是不是可以推力认为现在普遍认为tspc的比静态的有优势？
: 我搜的paper很多讲动态pfd的，而且貌似感觉很多人都使用precharge的结构
: 结果我也就理所当然地认为动态的好，结果今天被问起来动态的比静态的到底好在哪里，我却真是说不出来，而且想一想的确没有什么理由认为动态的比静态的好在哪里
: ...................
☆─────────────────────────────────────☆
vikinglan (他日神功一成，当无敌天下！) 于 (Tue Sep 9 10:06:40 2008) 提到:
It's true that the working frequency of PFD is mainly limited by the Reset delay.
【 在 windtauear (M&W) 的大作中提到: 】
: 速度快死区当然就小了，这个速度是说DFF响应输入的速度，而不是工作速度，所以越快越好，你的1ps仿真结果实际要差很多的
☆─────────────────────────────────────☆
ned (haha) 于 (Tue Sep 9 15:29:57 2008) 提到:
可是实际上死区最终是靠delay reset来消除的八，那动态pfd的那些优势岂不是没有很大意义，如果是使用cppll结构的话？
【 在 chip (笑叹词穷) 的大作中提到: 】
: 我认为死区可以分两部分：一是pfd要能鉴别的出来，二是cp要能相应的过来。从一的角度来看，动态的pfd要好一些
☆─────────────────────────────────────☆
WaterGunHan (不极度浪漫不痛快) 于 (Tue Sep 9 16:29:34 2008) 提到:
re~
【 在 ned (haha) 的大作中提到: 】
: 可是实际上死区最终是靠delay reset来消除的八，那动态pfd的那些优势岂不是没有很大意义，如果是使用cppll结构的话？
☆─────────────────────────────────────☆
MathCad (Real estate leads my path) 于 (Tue Sep 9 17:04:12 2008) 提到:
I think the long propogation delay might cast some shadow on the stability of the loop.
And the simple structure of dyn-pfd may lead to higher symmetry and less transisor count, which is appreciated.
【 在 ned (haha) 的大作中提到: 】
: 可是实际上死区最终是靠delay reset来消除的八，那动态pfd的那些优势岂不是没有很大意义，如果是使用cppll结构的话？
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Tue Sep 9 18:14:50 2008) 提到:
delay是很难控制的,所以为了消除死区一般会把延时做的大点,这样cp的电流源过来的噪声也变大了,引起了in-band noise的上升,稳定性如何理解?
【 在 MathCad (Real estate leads my path) 的大作中提到: 】
: I think the long propogation delay might cast some shadow on the stability of the loop.
: And the simple structure of dyn-pfd may lead to higher symmetry and less transisor count, which is appreciated.
☆─────────────────────────────────────☆
MathCad (Real estate leads my path) 于 (Tue Sep 9 18:32:01 2008) 提到:
propogation delay != reset delay
【 在 windtauear (M&W) 的大作中提到: 】
: delay是很难控制的,所以为了消除死区一般会把延时做的大点,这样cp的电流源过来的噪声也变大了,引起了in-band noise的上升,稳定性如何理解?
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Tue Sep 9 18:59:04 2008) 提到:
看错了......
【 在 MathCad (Real estate leads my path) 的大作中提到: 】
: propogation delay != reset delay
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Tue Sep 9 22:23:43 2008) 提到:
一般的PLL应该问题不大，有些cdr结构里面可能会有稳定性问题。
【 在 MathCad (Real estate leads my path) 的大作中提到: 】
: I think the long propogation delay might cast some shadow on the stability of the loop.
: And the simple structure of dyn-pfd may lead to higher symmetry and less transisor count, which is appreciated.
☆─────────────────────────────────────☆
bitcat (比特猫) 于 (Tue Sep 9 22:29:45 2008) 提到:
签名档可以随机换的么？
【 在 chip (笑叹词穷) 的大作中提到: 】
: 一般的PLL应该问题不大，有些cdr结构里面可能会有稳定性问题。
☆─────────────────────────────────────☆
ned (haha) 于 (Wed Sep 10 00:06:09 2008) 提到:
【 在 MathCad (Real estate leads my path) 的大作中提到: 】
: I think the long propogation delay might cast some shadow on the stability
~~~~~~~~~~~~~~~~~~what is propagation delay?for example?
of the loop.
: And the simple structure of dyn-pfd may lead to higher symmetry and less
i think s-pfd can be as symmetric as dyn-pfd...
transisor count, which is appreciated.
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Wed Sep 10 12:58:34 2008) 提到:
就是dff的输入输出之间的delay，这个和dff的类型以及级数有很大关系
【 在 ned (haha) 的大作中提到: 】
: ~~~~~~~~~~~~~~~~~~what is propagation delay?for example?
: of the loop.
: i think s-pfd can be as symmetric as dyn-pfd...
: ...................
☆─────────────────────────────────────☆
vikinglan (他日神功一成，当无敌天下！) 于 (Wed Sep 10 13:32:39 2008) 提到:
不知大家有没有关心过相位差约为2*PI时的blind zone问题，这个问题用动态电路可以较简单地缓和，用静态电路就比较麻烦了
【 在 vikinglan (他日神功一成，当无敌天下！) 的大作中提到: 】
: 最近这两周我差不多把所有的PFD paper都看了一遍，还浏览了20来个专利，个人觉得很多conference paper都在灌水哈！
: 动态PFD与静态PFD相比主要的优点在于：结构简单(低成本)、电路的对称性可以非常好(我仿的一个结构甚至能区分1ps的相差，标准单元里的逻辑门的传输延迟是数据相关的，很难做到高度对称，有专利专门解决了这个问题)，工作速度可以非常高（这似乎只对高速DLL、时钟同步或者那些应用于UWB系统的Fref达几百MHZ的PLL有用，不过多数论文都很诡异地强调这个性能），功耗肯定会低很多吧。
: 缺点主要是动态电路频率低了不能正常工作吧，浮空的动态节点也很容易受干扰阿。
: ...................
ned (haha) 于 (Mon Sep 8 16:44:04 2008) 提到:
最常用的，是用precharge的动态d触发器呢？还是用标准单元库的d触发器呢？
两者之间比较有什么优劣之分或是应用场合不同么？
因为看到很多都是使用tspc 的precharge触发器，但是似乎precharge比起标准单元库的d触发器没有什么明显的比较大的优势，为什么我感觉有很多人在用呢？动态的逻辑不是不如静态的稳定吗？噪声方面哪一个比较好？非常困惑，谢谢~~~
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Mon Sep 8 17:59:53 2008) 提到:
I saw in some jsscc paper that tspc one advances in less dead zone. But actually I think tspc and static dff performs the same.
【 在 ned (haha) 的大作中提到: 】
: 最常用的，是用precharge的动态d触发器呢？还是用标准单元库的d触发器呢？
: 两者之间比较有什么优劣之分或是应用场合不同么？
: 因为看到很多都是使用tspc 的precharge触发器，但是似乎precharge比起标准单元库的d触发器没有什么明显的比较大的优势，为什么我感觉有很多人在用呢？动态的逻辑不是不如静态的稳定吗？噪声方面哪一个比较好？非常困惑，谢谢~~~
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Mon Sep 8 18:27:36 2008) 提到:
对于电荷泵结构的PLL，电荷泵对死区的贡献更大一些。对于一般低速的pfd，看不出来动态的比静态的有多大优势
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: I saw in some jsscc paper that tspc one advances in less dead zone. But actually I think tspc and static dff performs the same.
☆─────────────────────────────────────☆
ned (haha) 于 (Mon Sep 8 19:36:42 2008) 提到:
从你的话是不是可以推力认为现在普遍认为tspc的比静态的有优势？
我搜的paper很多讲动态pfd的，而且貌似感觉很多人都使用precharge的结构
结果我也就理所当然地认为动态的好，结果今天被问起来动态的比静态的到底好在哪里，我却真是说不出来，而且想一想的确没有什么理由认为动态的比静态的好在哪里
我就奇怪那为什么precharge会有那么多人用呢？自己搭的管子肯定没有静态的标准单元稳定阿
【 在 chip (笑叹词穷) 的大作中提到: 】
: 对于电荷泵结构的PLL，电荷泵对死区的贡献更大一些。对于一般低速的pfd，看不出来动态的比静态的有多大优势
☆─────────────────────────────────────☆
vikinglan (他日神功一成，当无敌天下！) 于 (Mon Sep 8 20:42:54 2008) 提到:
最近这两周我差不多把所有的PFD paper都看了一遍，还浏览了20来个专利，个人觉得很多conference paper都在灌水哈！
动态PFD与静态PFD相比主要的优点在于：结构简单(低成本)、电路的对称性可以非常好(我仿的一个结构甚至能区分1ps的相差，标准单元里的逻辑门的传输延迟是数据相关的，很难做到高度对称，有专利专门解决了这个问题)，工作速度可以非常高（这似乎只对高速DLL、时钟同步或者那些应用于UWB系统的Fref达几百MHZ的PLL有用，不过多数论文都很诡异地强调这个性能），功耗肯定会低很多吧。
缺点主要是动态电路频率低了不能正常工作吧，浮空的动态节点也很容易受干扰阿。
我为了简化设计，没有用静态的PFD
Razavi教科书上的传统PFD在2*PI相差附近存在missing clk edge或者说inversion gain问题，根据National Semiconduntor的在线研讨会所讲的，这似乎是frequency acquisition过程中cycle slipping的主要原因，严重影响了频率切换速度，这个问题是个研究热点哈！
【 在 ned (haha) 的大作中提到: 】
: 从你的话是不是可以推力认为现在普遍认为tspc的比静态的有优势？
: 我搜的paper很多讲动态pfd的，而且貌似感觉很多人都使用precharge的结构
: 结果我也就理所当然地认为动态的好，结果今天被问起来动态的比静态的到底好在哪里，我却真是说不出来，而且想一想的确没有什么理由认为动态的比静态的好在哪里
: ...................
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Mon Sep 8 22:46:51 2008) 提到:
速度快死区当然就小了，这个速度是说DFF响应输入的速度，而不是工作速度，所以越
快越好，你的1ps仿真结果实际要差很多的
【 在 vikinglan (他日神功一成，当无敌天下！) 的大作中提到: 】
: 最近这两周我差不多把所有的PFD paper都看了一遍，还浏览了20来个专利，个人觉
得很多conference paper都在灌水哈！
: 动态PFD与静态PFD相比主要的优点在于：结构简单(低成本)、电路的对称性可以非常
好(我仿的一个结构甚至能区分1ps的相差，标准单元里的逻辑门的传输延迟是数据相关
的，很难做到高度对称，有专利专门解决了这个问题)，工作速度可以非常高（这似乎
只对高速DLL、时钟同步或者那些应用于UWB系统的Fref达几百MHZ的PLL有用，不过多数
论文都很诡异地强调这个性能），功耗肯定会低很多吧。
: 缺点主要是动态电路频率低了不能正常工作吧，浮空的动态节点也很容易受干扰阿。
: ...................
☆─────────────────────────────────────☆
ned (haha) 于 (Tue Sep 9 07:28:52 2008) 提到:
谢谢，很全面啊：）
【 在 vikinglan (他日神功一成，当无敌天下！) 的大作中提到: 】
: 最近这两周我差不多把所有的PFD paper都看了一遍，还浏览了20来个专利，个人觉得很多conference paper都在灌水哈！
: 动态PFD与静态PFD相比主要的优点在于：结构简单(低成本)、电路的对称性可以非常好(我仿的一个结构甚至能区分1ps的相差，标准单元里的逻辑门的传输延迟是数据相关的，很难做到高度对称，有专利专门解决了这个问题)，工作速度可以非常高（这似乎只对高速DLL、时钟同步或者那些应用于UWB系统的Fref达几百MHZ的PLL有用，不过多数论文都很诡异地强调这个性能），功耗肯定会低很多吧。
: 缺点主要是动态电路频率低了不能正常工作吧，浮空的动态节点也很容易受干扰阿。
: ...................
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Tue Sep 9 08:58:54 2008) 提到:
我认为死区可以分两部分：一是pfd要能鉴别的出来，二是cp要能相应的过来。从一的角度来看，动态的pfd要好一些
【 在 ned (haha) 的大作中提到: 】
: 从你的话是不是可以推力认为现在普遍认为tspc的比静态的有优势？
: 我搜的paper很多讲动态pfd的，而且貌似感觉很多人都使用precharge的结构
: 结果我也就理所当然地认为动态的好，结果今天被问起来动态的比静态的到底好在哪里，我却真是说不出来，而且想一想的确没有什么理由认为动态的比静态的好在哪里
: ...................
☆─────────────────────────────────────☆
vikinglan (他日神功一成，当无敌天下！) 于 (Tue Sep 9 10:06:40 2008) 提到:
It's true that the working frequency of PFD is mainly limited by the Reset delay.
【 在 windtauear (M&W) 的大作中提到: 】
: 速度快死区当然就小了，这个速度是说DFF响应输入的速度，而不是工作速度，所以越快越好，你的1ps仿真结果实际要差很多的
☆─────────────────────────────────────☆
ned (haha) 于 (Tue Sep 9 15:29:57 2008) 提到:
可是实际上死区最终是靠delay reset来消除的八，那动态pfd的那些优势岂不是没有很大意义，如果是使用cppll结构的话？
【 在 chip (笑叹词穷) 的大作中提到: 】
: 我认为死区可以分两部分：一是pfd要能鉴别的出来，二是cp要能相应的过来。从一的角度来看，动态的pfd要好一些
☆─────────────────────────────────────☆
WaterGunHan (不极度浪漫不痛快) 于 (Tue Sep 9 16:29:34 2008) 提到:
re~
【 在 ned (haha) 的大作中提到: 】
: 可是实际上死区最终是靠delay reset来消除的八，那动态pfd的那些优势岂不是没有很大意义，如果是使用cppll结构的话？
☆─────────────────────────────────────☆
MathCad (Real estate leads my path) 于 (Tue Sep 9 17:04:12 2008) 提到:
I think the long propogation delay might cast some shadow on the stability of the loop.
And the simple structure of dyn-pfd may lead to higher symmetry and less transisor count, which is appreciated.
【 在 ned (haha) 的大作中提到: 】
: 可是实际上死区最终是靠delay reset来消除的八，那动态pfd的那些优势岂不是没有很大意义，如果是使用cppll结构的话？
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Tue Sep 9 18:14:50 2008) 提到:
delay是很难控制的,所以为了消除死区一般会把延时做的大点,这样cp的电流源过来的噪声也变大了,引起了in-band noise的上升,稳定性如何理解?
【 在 MathCad (Real estate leads my path) 的大作中提到: 】
: I think the long propogation delay might cast some shadow on the stability of the loop.
: And the simple structure of dyn-pfd may lead to higher symmetry and less transisor count, which is appreciated.
☆─────────────────────────────────────☆
MathCad (Real estate leads my path) 于 (Tue Sep 9 18:32:01 2008) 提到:
propogation delay != reset delay
【 在 windtauear (M&W) 的大作中提到: 】
: delay是很难控制的,所以为了消除死区一般会把延时做的大点,这样cp的电流源过来的噪声也变大了,引起了in-band noise的上升,稳定性如何理解?
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Tue Sep 9 18:59:04 2008) 提到:
看错了......
【 在 MathCad (Real estate leads my path) 的大作中提到: 】
: propogation delay != reset delay
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Tue Sep 9 22:23:43 2008) 提到:
一般的PLL应该问题不大，有些cdr结构里面可能会有稳定性问题。
【 在 MathCad (Real estate leads my path) 的大作中提到: 】
: I think the long propogation delay might cast some shadow on the stability of the loop.
: And the simple structure of dyn-pfd may lead to higher symmetry and less transisor count, which is appreciated.
☆─────────────────────────────────────☆
bitcat (比特猫) 于 (Tue Sep 9 22:29:45 2008) 提到:
签名档可以随机换的么？
【 在 chip (笑叹词穷) 的大作中提到: 】
: 一般的PLL应该问题不大，有些cdr结构里面可能会有稳定性问题。
☆─────────────────────────────────────☆
ned (haha) 于 (Wed Sep 10 00:06:09 2008) 提到:
【 在 MathCad (Real estate leads my path) 的大作中提到: 】
: I think the long propogation delay might cast some shadow on the stability
~~~~~~~~~~~~~~~~~~what is propagation delay?for example?
of the loop.
: And the simple structure of dyn-pfd may lead to higher symmetry and less
i think s-pfd can be as symmetric as dyn-pfd...
transisor count, which is appreciated.
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Wed Sep 10 12:58:34 2008) 提到:
就是dff的输入输出之间的delay，这个和dff的类型以及级数有很大关系
【 在 ned (haha) 的大作中提到: 】
: ~~~~~~~~~~~~~~~~~~what is propagation delay?for example?
: of the loop.
: i think s-pfd can be as symmetric as dyn-pfd...
: ...................
☆─────────────────────────────────────☆
vikinglan (他日神功一成，当无敌天下！) 于 (Wed Sep 10 13:32:39 2008) 提到:
不知大家有没有关心过相位差约为2*PI时的blind zone问题，这个问题用动态电路可以较简单地缓和，用静态电路就比较麻烦了
【 在 vikinglan (他日神功一成，当无敌天下！) 的大作中提到: 】
: 最近这两周我差不多把所有的PFD paper都看了一遍，还浏览了20来个专利，个人觉得很多conference paper都在灌水哈！
: 动态PFD与静态PFD相比主要的优点在于：结构简单(低成本)、电路的对称性可以非常好(我仿的一个结构甚至能区分1ps的相差，标准单元里的逻辑门的传输延迟是数据相关的，很难做到高度对称，有专利专门解决了这个问题)，工作速度可以非常高（这似乎只对高速DLL、时钟同步或者那些应用于UWB系统的Fref达几百MHZ的PLL有用，不过多数论文都很诡异地强调这个性能），功耗肯定会低很多吧。
: 缺点主要是动态电路频率低了不能正常工作吧，浮空的动态节点也很容易受干扰阿。
: ...................