16bit-100khz-5mw用什么ad结构合适 ？

翻了很久的文章，一开始准备用sigma-delta adc,后来发现ms不行。功耗和速度比较难以折中。翻了一下adi的主页，发现他们用sar结构可以做到6mw，犹豫中，请教达人指点迷津。

貌似adi的7980在100k下功耗不到1mw,sar
sd adc的功耗很难做低的,在高过采样比情况下

7mw，sar做低功耗应用现在挺多的。
sd adc其实离散的数字部分功耗还是有空间降得，最近好像也有几篇paper在这上面下功夫

sd功耗很难做低吗？100K的带宽而已?16bit没玩过，14bit FM/GSM应用功耗低的多的是，1-2mw很正常。

sdm还有数字啊
sar就简单很多了 无论从功耗还是面积

看你怎么算了，如果只做一个sdm电路，估计1~2mA就绰绰有余了。
像ADI那样的单一个ADC，里面东西多着呢，SDM只是很少的一部分，功耗也是。
paper很多都是骗人的，jssc/isscc也一样，要仔细分辨。以前的时候，我看ADI/BB的产品手册的时候很是嘲笑过他们的，但现在还是感觉高山仰止，把简单的东西巧妙的折中拼凑到一起，形成一个稳定长久的产品，个种技巧太复杂了。

大牛可否把骗人的paper和ADI产品手册讲得再详细一点？
很感兴趣，有点感觉但没有证据...

我最近看到的几篇jssc的关于pll的文章都有些小错误，感觉像是想隐藏什么但是关于怎么隐藏没想清楚，结果写出来的有问题。如果作者同时申请专利了的话，专利应该更可靠些。呵呵

呵呵，以前也看过日本人写的JSSC的文章
按他那个电路结构就是调不出来需要的特性
后来我们分析了一下，他那种电路结构算是同类中最不好做的了
运放寄生电容大，次极点一直上不去
换了一种结构相对比较容易就做出来了
我还特地看了一下，大家的工艺都是一样的
而且这还是前仿呢，俺们水平就差那么多？
一直很纳闷

这个。。大侠门，到底sd能不能把功耗做下去？
关键是如果以后要做更高精度的不是只能用sd么。。。sar再往上走的空间ms不够了。