请问PLL 中PFD 死区是不是必须解决掉？

死区存在的话会不会影响PLL的锁定？
我的理解是在死区内PLL开锁状态，
但是当相位超过死区相位时，
PLL又会处于锁定状态(还是死区存在时PLL也是锁定的？3x)。
我认为死区存在最后会锁在同频但不同相（还是会锁在不同频率处？），
比如一个880KHz和900KHz信号，如果起始相位在死区内，PLL无法检测，但是总有一天他们两个的相位超出死区范围，导致PLL动作，如果要使两个信号相位永远处于死区内的话，这两个信号必定是同频的。(不知道对不对？)
如果PFD reset加延时解决死区的话，如何仿真衡量呢？延时太大又会产生jitter
，同时会有固定的相位偏差(按我的理解，不解决死区锁在同频，只是会有固定相差，解决后也有固定相差，解决死区问题也没什么意义啊。。)
请大侠指点。。
谢谢

个人拙见：
1.dead zone存在PLL是可以锁定的，但是的确会不同相。但是在一般设计中，PLL的dead zone还是需要避免的。
2.delay的时间长一点没有关系(事实上你也没法做到刚好消除dead zone)，太长的后果就是charge pump存在这么一种状态：对loop filter有source电流同时也有sink电流，而这两个电流在实际中可能会有mismatch，所以需要改善charge pump。
3.至于仿真，通常的做法是feedback signal和reference clk之间设一个相位差alpha，然后扫描alpha，观察charge pump对电容的充放电情况。

必须解决死区。如果不解决死区，那么只能保证PLL的输出频率是正确的，但是一直存在random的相差，VCO的phase noise几乎都会出现PLL的输出。
加延时解决死区,不会产生固定相差。
延时太大产生的是spur，不是jitter。

延时太大产生的spur一样贡献deterministic jitter啊