Verilog2001的attribute ( )综合时咋处理？

就是(* xxx *)这个attribute。
比如说，
代码中含有工具甲的自定义attribute，
然后用工具乙对代码进行综合，
则代码中的(* xxxx *) 对综合结果有影响吗？

主要是同样的代码要用很多EDA工具处理，
我不想在代码里面改来改去的啊。
如果 (* xxx *) 在Quartus里面有意义、但是对DC无意义的话，
那我就可以用同一个Verilog代码来跑设计验证的流程、不用改来改去啦。