请问在同一个工艺中,MOS管的Vth和沟道长度L有什么关系呢

记得这个问题以前讨论过...
foundry为了补偿因为沟道长度变长导致的阈值电压升高往往得到的结果是沟道长度变长
阈值电压降低。

这个对工艺的细节非常敏感，因为short channel effect和reverse short channel effect同时起作
用。
最近的工艺pocket implant是reverse short channel effect的主要来源。随着L减小，Vth先变
大，再迅速变小。

请问这个阈值电压的变化会体现在spice模型参数里么?
即根据我仿真的时候不同的WL,mos的vth0参数有所自动改变,还是fab就是测
一个固定WL大小的mos,然后提取他的WL作为spice模型,只要在一定WL范围内,使用
这个参数就近似认为准确
我看fab给的PCM data里,vth是用20um/0.6um的管子的测的...难道默认WL一定范围
vth不变

BSIM4的model可以做到vth随L减小先增后减，并不完全是用vth0控制
vth0并不等于vth,W&L变化vth可能变也可能不变，但都是有趋势可循

随着沟长从最小到最大
先略升高，再缓慢减小
这个曲线叫Vt roll-off
一开始的升高是因为短沟效应
具体的细节可以查书或者paper

不能在最小的沟长下Vt太低
至少low leakage technology不能
正常的是一个勺子形，高低相差不是很大

这个跟漏极电压大小，即DIBL效应程度有关
DIBL效应大，RSCE效应正好补偿，L减小，vth依旧慢慢减小
DIBL效应小，比如工作到亚阈值状态，L减小，vth先升高(RSCE>DIBL)，再减小(DIBL)

看Vt是指什么意义上的了
我说的是测量出来的Vt
Vt通常是在Vd比较小的线性区测的

如果是bsim3v3呢?如果跑spice的时候用的是不同的大小的管子,这个vth实际
上是spice根据参数自动计算出不同值的么?

yes. actual Vth is calculated from W, L, dielectric thickness, channel doping,
junction depth, and many other parameters. This part of the model wasn't
changed much from bsim3 to bsim4. You can check BSIM manual for the equations
used.

thx,我想从精确仿真考虑,不同的WL对vth的应该被计入spice参数中,这样的话就
安心了

凭印象补充一点。
主要是L小到一定程度后，poly reoxidation 由于是个高温过程，会影响杂质分布，所以对
vth有影响。
vth 的roll-off曲线是一个勺子形状。