为什么认为偏置电流越大电路就速度越快？

考虑一个简单的nmos source follower+电流源做bias带动一个负载电容,当SF管的gate上
电压降低需要对负载电容进行放电的时候,那么的确电流源的bias电流越大,对负载电容
的放电也越快.但是如果是SF的gate上的电压升高的话,充电电流由SF的vdsat决定的Ids(和
gate上的电压和负载电容上的电压有关)和bias电流的差决定,那么提高bias的话反而减少
充电电流了,也就是说充电情况下电路反而不如原来快??
我用spice跑了下模拟,发现提高bias对充电情况的确速度没有提高,反而有所下降,但是
幅度不大,可以忽略,估计是因为SF初始给得Ids电流比bias大太多,所以虽然bias大了,充电
电流减少的百分比并不大

因为你是用的理想电流源吧，充电的时候实际电流源从0V开始也没什么电流的

没...我计算的是最坏情况下的充电时间,也就是负载电容上的初始电容是电流源刚
进入饱和时候的电压,因为电路肯定是工作在饱和区的,所以不需要考虑从0v开始
那个时候电流源是有电流的

算SR就是从0V截止开始算的啊
到后面如果都饱和的话那就是线性settling了
这两个时间之和才是Settling Time

没考虑到SR...我这是用在像素列阵器件的列电流源和像素内部的SF上,它的读出
延迟典型情况下就从最小的swing充电到最大的swing,最小的swing就是电流源饱和
电压.可能计算的是电路已经在工作的情况吧,不从0v开始计算的