请问STA中正负hold time的问题

因为两个寄存器类型不同，所以hold time有正有负，非常正常

那为什么有的寄存器hold time是负的呢？
也就是允许时钟到来之前（而不是之后）数据端可以变化，这似乎和hold time的定义有矛盾啊？

参数总是给出寄存器端口的特征
但是寄存器内部的时钟和数据可能经过一定的逻辑才真正采样
两个延时的差异造成有正有负
哈哈，刚刚请教别人才知道的